Цифровые арифметические сумматоры (полный, полусумматор, трехразрядный, четырехбитный)

Привет, Вы узнаете о том , что такое арифметические сумматоры, Разберем основные их виды и особенности использования. Еще будет много подробных примеров и описаний. Для того чтобы лучше понимать что такое арифметические сумматоры , настоятельно рекомендую прочитать все из категории Цифровые устройства. Микропроцессоры и микроконтроллеры. принципы работы ЭВМ.

Сумматоры выполняют микрооперацию сложения слов. При сложении выполняется операция арифметического суммирования и дополнительные операции (учет знаков, порядок слагаемых и др.). Указанные операции выполняются в арифметико-логических устройствах (АЛУ), ядром которых являются сумматоры.

Классификация сумматоров показана на рисунке 4.1. По числу входов различают полусумматоры, одноразрядные сумматоры (ОС) и многоразрядные сумматоры. Многоразрядные сумматоры делятся на последовательные, в которых обработка данных ведется поочередно разряд за разрядом на одном и том же оборудовании, и параллельные, в которых слагаемые обрабатываются одновременно по всем разрядам и для каждого разряда имеется свое оборудование.

По способу организации межразрядных переносов параллельные сумматоры подразделяются на схемы с последовательным, параллельным переносами и с групповой структурой. В последних разрядная сетка разделена на поля, обрабатываемые группами разрядных схем. В группах и между ними могут применяться разные способы переносов, причем в наименованиях сумматоров вначале указывается вид переноса внутри группы. Например, термин «параллельный сумматор с параллельно-параллельным переносом» указывает па сумматор групповой структуры, в котором в группах и между ними осуществлен параллельный перенос. К комбинационным относят сумматоры, являющиеся комбинационными цепями в общепринятом смысле слова. Накапливающие сумматоры имеют память, в которой аккумулируют результаты суммирования так, что очередное слагаемое добавляется к результату, содержавшемуся в регистре-аккумуляторе.

Рисунок 4.1 – Классификация арифметических сумматоров

По способу трактирования различают синхронные и асинхронные сумматоры. Синхронные сумматоры имеют постоянное время, отводимое для суммирования независимо от значений слагаемых, в асинхронных вырабатывается признак завершения операции, при этом среднее время суммирования уменьшается, поскольку оно существенно меньше максимального. В зависимости от системы счисления различают двоичные, двоично-десятичные и другие сумматоры.

арифметические сумматоры являются составной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они используются также для формирования физического адреса ячеек памяти в МП с сегментной организацией памяти. В программе EWB арифметические сумматоры представлены в библиотеке Comb'I двумя базовыми устройствами, показанными на рис. 9.9: полусумматором и полным сумматором. Они имеют следующие назначения выводов: А, В — входы слагаемых, ? — результат суммирования. Со — выход переноса, Ci — вход переноса. Многоразрядный сумматор создается на базе одного полусумматора и га полных сумматоров. В качестве примера на рис. 9.10 приведена структура трехразрядного сумматора [20]. На входы Al, A2, A3 и Bl, B2, ВЗ подаются первое и второе слагаемые соответственно, а с выходов SI, S2, S3 снимается результат суммирования.

Для исследования внутренней структуры и логики функционирования сумматоров как нельзя лучше подходит логический преобразователь. Об этом говорит сайт https://intellect.icu . После подключения полусумматора к преобразователю согласно рис. 9.11, а последовательно нажимаем кнопки "pack.. в результате получаем таблицу истинности и булево выражение. Сравнивая полученные данные с результатами исследования базовых логических элементов в предыдущем разделе, приходим к выводу, что при подключении вывода (полусумматора к зажиму OUT преобразователя (как показано на рис. 9.11, а) он выполняет функции элемента Исключающее ИЛИ. Подключив клемму OUT преобразователя к выходу Со полусумматора и проделав аналогичные действия, приходим к выводу, что в таком включении полусумматор выполняет функции элемента И. Следовательно, эквивалентная схема полусумматора имеет вид, показанный на рис. 9.12.

"packВ каталоге программы EWB 4.1 имеется схема включения четырехразрядного АЛУ (файл alul81.ca4) на базе серийной микросхемы 74181 (отечественный аналог К155ИПЗ [5, 7]). В несколько переработанном виде она показана на рис. 9.13. ИМС 74181 обеспечивает 32 режима работы АЛУ в зависимости от состояния управляющих сигналов на входах М, SO...S3, а также допускает наращивание разрядности (вход CN и выход CN<4 для переносов). Показанная на рис. 9.13 схема включения ИМС соответствует режиму сумматора без переноса. Значения четырехразрядных операндов А и В на входе задаются с помощью генератора слова и в шестнадцатерич-ном коде отображаются одноименными алфавитно-цифровыми индикаторами. На выходах FO...F3 результат суммирования отображается индикатором F. Изменяя состояния сигналов на управляющих входах, можно промоделировать большинство функций АЛУ, используемых в микропроцессорах (см. разд. 5.14). Режимы работы генератора слова в схеме на рис. 9.13 и его кодовый набор показаны на рис. 9.14.

Пример реализации четырехбитного сумматора на языке Verilog

module adder1(output sum, output c_out, input a, input b, input c_in);
assign sum = (a^b) ^ c_in;
assign c_out = ((a^b) & c_in) ^ (a&b);
endmodule

Просто важно понимать, что существуют разные методы описания, и нужно уметь ими всеми пользоваться.

Теперь у нас есть однобитный сумматор и мы можем сделать, например, четырехбитный (с последовательным переносом)!

Вот так:

На Verilog это же будет выглядеть следующим образом:

module adder4(output [3:0]sum, output c_out, input [3:0]a, input [3:0]b );
wire c0, c1, c2;
adder1 my0_adder1( .sum (sum ) , .c_out (c0), .a (a ), .b (b ), .c_in (1’b0) );
adder1 my1_adder1( .sum (sum ) , .c_out (c1), .a (a ), .b (b ), .c_in (c0));
adder1 my2_adder1( .sum (sum ) , .c_out (c2), .a (a ), .b (b ), .c_in (c1));
adder1 my3_adder1( .sum (sum ) , .c_out (c_out), .a (a ), .b (b ), .c_in (c2) );
endmodule

Таким образом, мы реализовали четырехбитный сумматор.
Мы получили его как модуль верхнего уровня adder4, состоящий из модулей adder1, которые, в свою очередь состоят из модулей примитивов AND2 и XOR.

Контрольные вопросы и задания

1. Чем отличается полусумматор от полного сумматора?

2. Выясните внутреннюю структуру полного сумматора, пользуясь схемой его подключения к логическому преобразователю на рис. 9.11, б и принимая во внимание методику решения аналогичной задачи для полусумматора.

3. Используя опыт работы со схемой на рис. 9.13, подключите ко входам трехразрядного сумматора на рис. 9.10 генератор слова, а к выходам — алфавитно-циф-ровой индикатор с дешифратором и проверьте правильность его функционирования.

4. Проверьте работу ИМС 74181 в режиме сумматора с переносом (на вход Сп подайте сигнал логического нуля), в

Вау!! 😲 Ты еще не читал? Это зря!

• дифференциатор
• интегратор
• мультиплексор
• элемент И
• элемент ИЛИ
• элемент НЕ

Исследование, описанное в статье про арифметические сумматоры, подчеркивает ее значимость в современном мире. Надеюсь, что теперь ты понял что такое арифметические сумматоры и для чего все это нужно, а если не понял, или есть замечания, то не стесняйся, пиши или спрашивай в комментариях, с удовольствием отвечу. Для того чтобы глубже понять настоятельно рекомендую изучить всю информацию из категории Цифровые устройства. Микропроцессоры и микроконтроллеры. принципы работы ЭВМ

Ответы на вопросы для самопроверки пишите в комментариях, мы проверим, или же задавайте свой вопрос по данной теме.