ASIC (интегральная схема специального применения) сущность и технологии проектирования

ASIC (аббревиатура от англ. application-specific integrated circuit, «интегральная схема для конкретного применения») — интегральная схема, специализированная для решения конкретной задачи. В отличие от обычных интегральных схем общего назначения, специализированные интегральные схемы применяются в конкретном устройстве и выполняют строго ограниченные функции, характерные только для данного устройства; вследствие этого выполнение функций происходит более эффективно и, в конечном счете, дешевле. Примером ASIC может являться микросхема, разработанная исключительно для управления радиоканалом мобильного телефона, микросхемы аппаратного кодирования/декодирования аудио- и видеосигналов (сигнальные процессоры).

Микросхема ASIC имеет узкий круг применения, обусловленный жестко предопределенным набором ее функций.

Современные ASIC часто содержат 32-битный или даже 64-битный процессор, иногда — в количестве нескольких ядер, блоки памяти (как ПЗУ, так и ОЗУ) и другие крупные блоки. Такие ASIC часто называют однокристальной системой.

При разработке цифровых ASIC для описания их функциональности используют языки описания аппаратных устройств (HDL), такие как Verilog и VHDL.

Ранние ASIC использовали технологию логических матриц . К 1967 году компании Ferranti и Interdesign начали производство первых биполярных логических матриц. В 1967 году компания Fairchild Semiconductor представила семейство Micromatrix, включающее биполярные диодно-транзисторные логические (DTL) и транзисторно-транзисторные логические (TTL) матрицы.

Технология комплементарных металл-оксид-полупроводников (CMOS) открыла путь к широкой коммерциализации матриц логических элементов. Первые матрицы логических элементов CMOS были разработаны Робертом Липпом в 1974 году для компании International Microcircuits, Inc. (IMI).

Технология стандартных ячеек на основе металл-оксид-полупроводника (MOS) была представлена компаниями Fairchild и Motorola под торговыми названиями Micromosaic и Polycell в 1970-х годах. Эта технология впоследствии была успешно коммерциализирована компаниями VLSI Technology (основана в 1979 году) и LSI Logic (1981 год).

Успешное коммерческое применение схем на основе логических матриц было найдено в недорогих 8-битных персональных компьютерах ZX81 и ZX Spectrum , представленных в 1981 и 1982 годах. Компания Sinclair Research (Великобритания) использовала их, по сути, в качестве недорогого решения для ввода-вывода , предназначенного для обработки графики компьютера .

Настройка параметров осуществлялась путем изменения металлической маски межсоединений. Вентильные матрицы имели сложность до нескольких тысяч вентилей; сейчас это называется интеграцией среднего масштаба . Более поздние версии стали более универсальными, с различными базовыми кристаллами, настраиваемыми как по металлическому, так и по поликристаллическому слою. Некоторые базовые кристаллы также включали элементы оперативной памяти (RAM).

В середине 1980-х годов разработчик выбирал производителя ASIC и реализовывал свой проект, используя доступные у производителя инструменты проектирования. Хотя инструменты проектирования сторонних производителей были доступны, эффективной связи между этими инструментами и фактическими характеристиками полупроводникового процесса различных производителей ASIC не существовало . Большинство разработчиков использовали инструменты, специфичные для конкретного завода, для завершения реализации своих проектов. Решением этой проблемы, которое также позволило получить устройства с гораздо большей плотностью, стало внедрение стандартных ячеек . Каждый производитель ASIC мог создавать функциональные блоки с известными электрическими характеристиками, такими как задержка распространения , емкость и индуктивность, которые также могли быть представлены в инструментах сторонних производителей. Проектирование со стандартными ячейками — это использование этих функциональных блоков для достижения очень высокой плотности затворов и хороших электрических характеристик. Проектирование со стандартными ячейками занимает промежуточное положение между проектированием с использованием матриц затворов и полузаказным проектированием и проектированием с использованием полностью заказных компонентов с точки зрения невозвратных инженерных затрат и возвратных затрат на компоненты, а также производительности и скорости разработки (включая время выхода на рынок ).

К концу 1990-х годов стали доступны инструменты логического синтеза . Такие инструменты могли компилировать описания HDL в список соединений на уровне логических элементов . Проектирование интегральных схем (ИС) на основе стандартных ячеек осуществляется на следующих концептуальных этапах, называемых потоком проектирования электроники , хотя на практике эти этапы значительно перекрываются:

1. Разработка требований : Команда инженеров-проектировщиков начинает работу с неформального понимания необходимых функций для новой ASIC, обычно получаемого в результате анализа требований .
2. Проектирование на уровне регистровых передач (RTL) : Команда разработчиков создает описание ASIC для достижения этих целей, используя язык описания аппаратуры . Этот процесс аналогичен написанию компьютерной программы на языке высокого уровня .
3. Функциональная верификация : Пригодность для использования по назначению проверяется с помощью функциональной верификации. Об этом говорит сайт https://intellect.icu . Она может включать такие методы, как логическое моделирование с помощью тестовых стендов , формальную верификацию , эмуляцию или создание и оценку эквивалентной чисто программной модели, как в Simics . Каждый метод верификации имеет свои преимущества и недостатки, и чаще всего для верификации ASIC используется несколько методов одновременно. В отличие от большинства FPGA , ASIC нельзя перепрограммировать после изготовления , поэтому проекты ASIC, которые не полностью корректны, обходятся гораздо дороже, что увеличивает потребность в полном тестовом покрытии .
4. Синтез логики : Синтез логики преобразует RTL-проект в большой набор низкоуровневых конструкций, называемых стандартными ячейками. Эти конструкции берутся из библиотеки стандартных ячеек , состоящей из предварительно охарактеризованных наборов логических элементов , выполняющих определенные функции. Стандартные ячейки, как правило, специфичны для планируемого производителя ASIC. Полученный набор стандартных ячеек и необходимые электрические соединения между ними называются цепочкой на уровне логических элементов (netlist ).
5. Размещение : Затем схема на уровне логических элементов обрабатывается инструментом размещения , который размещает стандартные ячейки в области кристалла интегральной схемы, представляющей собой конечный ASIC. Инструмент размещения пытается найти оптимизированное размещение стандартных ячеек с учетом различных заданных ограничений.
6. Трассировка : Инструмент трассировки электронных компонентов принимает физическое расположение стандартных ячеек и использует список соединений для создания электрических соединений между ними. Поскольку пространство поиска велико, этот процесс даст «достаточное», а не « глобально оптимальное » решение. Результатом является файл, который можно использовать для создания набора фотошаблонов, позволяющих предприятию по производству полупроводников , обычно называемому «фабрикой» или «литейным цехом», производить физические интегральные схемы . Размещение и трассировка тесно взаимосвязаны и в проектировании электроники в совокупности называются размещением и трассировкой . Хотя логический синтез, размещение и трассировка поддерживаются инструментами автоматизации проектирования электроники, эти этапы требуют значительного руководства и итераций со стороны проектировщика. Проектировщики задают ограничения, полученные на основе проектирования требований и RTL-проектирования, включая требования к времени, планировку размещения, энергетические бюджеты и ограничения по площади. Как правило, требуется несколько итераций инструмента для достижения целей по производительности, энергопотреблению и площади, часто требующих ручной оптимизации и уточнения, что значительно увеличивает время цикла проектирования.
7. Завершение проектирования : На основе окончательной компоновки схемы вычисляются паразитные сопротивления и емкости . В случае цифровой схемы эти данные затем преобразуются в информацию о задержке, на основе которой можно оценить производительность схемы, обычно с помощью статического анализа временных характеристик . Этот и другие заключительные тесты, такие как проверка правил проектирования и анализ энергопотребления, в совокупности называемые завершением проектирования , призваны обеспечить корректную работу устройства во всех экстремальных режимах процесса, напряжения и температуры. После завершения этого тестирования информация о фотошаблоне передается на изготовление микросхемы .

Эти этапы, выполняемые с уровнем мастерства, характерным для отрасли, почти всегда приводят к созданию конечного устройства, которое правильно реализует первоначальный дизайн, если только позже в процессе физического изготовления не возникнут недостатки.

Этапы проектирования, также называемые потоком проектирования , также являются общими для стандартного проектирования изделий. Существенное отличие заключается в том, что при проектировании стандартных ячеек используются библиотеки ячеек производителя, которые применялись, возможно, в сотнях других реализаций, и поэтому сопряжены с гораздо меньшим риском, чем при полностью индивидуальном проектировании. Стандартные ячейки обеспечивают экономически эффективную плотность размещения элементов , а также позволяют эффективно интегрировать IP-ядра и статическую оперативную память (SRAM), в отличие от логических матриц.